Rapidus（ラピダス）では2nm半導体について、2025年に試作ラインを稼働させ、2027年を目途に量産化を目指している。一方海外では、TSMC（台湾）とサムスン電子（韓国）は2025年に2nm半導体の量産開始を予定しており、日本より2年も早い。さらに、サムスン電子は2027年を目途に、次世代半導体を1.4nmまで微細化する計画だ。

日本が今から、他国との数年分の差を埋めるために、従来の回路を複数のチップレットに分割し、マイクロピラーと呼ばれる柱状金属で連結する集積技術「PSB」が開発された。東京工業大学とアオイ電子、他4社と共同研究企業が開発したこの技術は、従来の集積回路に比べ、連結密度や電力効率を大幅に改善することが期待されている。

さらに、東京工業大学は、CPU / GPUとメモリを3次元積層する技術「BBCube 3D」を開発した。BBCube 3DはAI向けの広帯域メモリと比較して、データ転送速度が4倍、電力消費が5分の1という非常に高いパフォーマンスを発揮する。

次世代半導体をより効率的に微細化するには、平面の密度を上げるだけではなく、縦軸の活用も模索しなければならない。各国の電子機器メーカーでは、チップレットを横ではなく縦に連結する「3 次元集積化」技術の研究開発が盛んに行われている。実際、TSMCは日本に3D IC研究センターを開設した。

○今後、先端半導体開発のための設備投資を実施する「ラビダス」、「ＴＳＭＣ」、「サムスン」などには、日本の先端技術や材料開発が欠かせない。キーワードとして、ピックアップしておきたい。「インテル」、「ＩＭＥＣ（アイメック）、「ＡＳＭＬ」なども。