IBMと日本の半導体メーカーラピダスが、2ナノメートル(nm)プロセスによるチップの一貫生産において重要な節目に到達したと発表した。両社は、選択的ナノシート層削減と呼ばれる2つの新しい戦略を用いて、複数のしきい値電圧(マルチVt)を持つナノシートゲートオールアラウンドトランジスタの構築に成功した。

この技術革新により、複雑な計算を低消費電力で実行できるチップの製造が可能となる。研究チームは、この構築方法に伴う金属ゲート境界の問題を回避しつつ、これを実現した。

ラピダスUS社のトミダ・カズユキ社長は、「マルチVt技術は我々のナノシートアーキテクチャの重要な構成要素だ。IBMリサーチとの共同技術論文のIEDM会議での発表は、ラピダスにとって大きな節目となる。この成果により、北海道の先進IIMファウンドリーでの製造目標実現への自信が強まった」と述べた。

IBMリサーチの先進ロジック技術ディレクター、デチャオ・グオ氏は、「2nm技術の目標達成には、超低しきい値電圧による高性能コンピューティングと、高しきい値電圧による低消費電力コンピューティングを可能にする、ナノシートゲートオールアラウンドアーキテクチャによるマルチVtのプロセスソリューションが必要だ」と説明した。

研究チームは、SLR1とSLR2と名付けた2つの選択的層削減(SLR)アプローチを用いて、パターニング技術に伴う問題を解決した。これらの戦略により、ナノシートマルチVt技術が今後10年間でFinFETに代わる有力な技術となる可能性が高まった。

グオ氏は「この革新により、FinFETアーキテクチャでは不可能だったナノシートアーキテクチャの厳密な構築要件を満たすことができる。我々はこのマルチVt生産技術の開発と認定を目指し、ラピダスへの製造技術移転を行う」と述べた。

この技術進歩により、AIアプリケーションなどに必要な、より小型で高性能、かつ低消費電力のチップ開発が加速すると期待されている。IBMとラピダスの協力関係は、今後の半導体産業の発展に大きな影響を与える可能性がある。